

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-214634

(43) Date of publication of application: 06.08.1999

(51)Int.CI.

H01L 27/06 H01L 21/28 H01L 27/04 H01L 21/822 H01L 29/78

(21)Application number: 10-291875

(71)Applicant:

LG SEMICON CO LTD

(22)Date of filing:

14.10.1998

(72)Inventor:

KIM YONG-KWAN **AHN JAE GYUNG**

LEE MYOUNG GOO

(30)Priority

Priority number: 98 9800737

Priority date: 13.01.1998


Priority country: KR

(54) ESD PROTECTION CIRCUIT AND ITS FORMING METHOD

(57)Abstract:

PROBLEM TO BE SOLVED: To simplify a process, to provide high operation voltage and to improve reliability by setting the arranging interval of dummy gate electrodes to be an interval covering the gate electrode of a second heavily doped region and metal wirings with the dummy gate electrodes and an insulated object side wall formed on the side of the electrodes.

SOLUTION: Metal wirings which are electrically connected to first and second heavily doped regions 27a and 27b are formed in contact holes 30. The sizes and the intervals of dummy gate electrodes 24b are set to a degree that they cover the second heavily doped region 27b and the surface is not exposed when an insulated object side walls are formed on the side of the electrodes. The dummy gate electrodes 24b are formed on the second heavily doped region 27b with the gate electrode 24a, the side wall is formed on the side and the second heavily doped region 27b is covered with them. Thus, silicide is not formed on the area and a mask is not necessary to be uses in a silicide process even if a silicide material is loaded on the region and it is heat-treated.



LEGAL STATUS

[Date of request for examination]

14.10.1998

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

2992885

[Date of registration]

22.10.1999

[Number of appeal against examiner's decision of

rejection]

[Date of requesting appeal against examiner's decision of

rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平11-214634

(43)公開日 平成11年(1999)8月6日


(51) Int.Cl. ⁶	識別記号	۴ı
H01L 27/	['] 06	H01L 27/06 311C
21/		21/28 3 0 1 S
27/		27/04 H
	'822	29/78 3 0 1 K
29/		,
207	,,	審査請求 有 請求項の数5 OL (全8頁)
(21)出願番号	特膜平10-291875	(71)出顧人 591044131
	•	エルジイ・セミコン・カンパニイ・リミテ
(22)出願日	平成10年(1998)10月14日	ッド
		大韓民国 チュングチェオンプグード チ
(31)優先権主張者	野 737/1998	ェオンジューシ・ヒュンダクーク・ヒャン
(32)優先日	1998年1月13日	ギェオンードン・1
(33)優先権主張[到 韓国 (KR)	(72)発明者 ヨン・ゴァン・キム
		大韓民国・チュンチョンプクード・チョン
		ズーシ・サンダンーク・サチョンードン・
		(番地なし)・シンドンア アパートメン
		► 6 −605
		(74)代理人 弁理士 山川 政樹
		最終頁に続く

(54) 【発明の名称】 ESD保護回路及びその形成方法

(57)【要約】

【課題】 基板にESD保護回路を形成させる際にサリサイド形成防止用のマスクを使用しないようにする。

【解決手段】 ゲート電極を形成させる際に、同時にドレインとなる第2高濃度領域にダミーゲート電極を形成させ、そのダミーゲート電極とその側面に形成される側壁とで第2高濃度領域を覆い、その後のサリサイド工程時にドレイン領域にシリサイド層が形成されないようにした。



【特許請求の範囲】

【請求項1】 素子隔離膜で区画されたアクティブ領域の所定の位置にゲート電極を形成させ、その両側に第1及び第2高濃度領域を形成させ、その第2高濃度領域を第1高濃度領域より広くし、第1、第2高濃度領域のゲート電極から離れた位置で金属配線と連結させた静電放電保護回路において、第2高濃度領域のゲート電極と金属配線との間にゲート電極とともに形成されるダミーゲート電極を配置すると共にその側面にゲート電極の側面に形成させる絶縁物側壁と同じ絶縁物側壁を形成させ、そのダミーゲート電極の配置間隔をダミーゲート電極とその側面に形成させた絶縁物側壁とによって第2高濃度領域のゲート電極と金属配線との間を覆う間隔であることを特徴とする静電放電保護回路。

1

【請求項2】 ダミーゲート電極をゲート電極の形成方向と平行な方向に多数配置した請求項1記載の静電放電保護回路。

【請求項3】 ダミーゲート電極をゲート電極の形成方向と直角方向に多数配置した請求項1記載の静電放電保護回路。

【請求項4】 ダミーゲート電極を矩形の形状として、 それを縦横に多数配置した請求項1記載の静電放電保護 回路。

【請求項5】 半導体基板のフィールド領域に素子隔離 膜を形成するステップと、

半導体基板の全面にゲート絶縁膜及び導電層を形成する ステップと、

導電層及びゲート絶縁膜を選択的に除去してゲート電極を形成すると同時に、ゲート電極と一定の間隙を保ってゲート電極の一方の側に複数のダミーゲート電極を形成するステップと、

ゲート電極とダミーゲート電極の側面に絶縁膜側壁を形成するステップと、

ゲート電極の両側に第1、第2高濃度不純物領域を形成 するステップと、前記第1高濃度不純物領域、ゲート電 極、及びダミーゲート電極の表面にシリサイド膜を形成 するステップと、

第1、第2高濃度不純物領域に電気的に連結される金属 配線を少なくとも第2高濃度不純物領域ではゲート電極 から離れた箇所に形成するステップと、を備え、ダミー ゲート電極はそれ自身とその絶縁膜側壁とで第2高濃度 不純物領域の表面を覆うことができる間隔で配置される ことを特徴とする静電放電保護回路の形成方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は半導体素子及びその形成方法に関し、特に工程を簡素化させるに適した静電放電(ESD: Electro Static Discharge)保護回路及びその形成方法に関する。

[0002]

【従来の技術】一般に、現在使用中のほとんどの半導体製品は回路動作の速度を早くするためサリサイド構成としている。しかし、ESD保護回路には保護用の抵抗を形成させなければならず、その抵抗は適正な抵抗値を保持していなければならないため、サリサイド構成とするとき抵抗を形成させた箇所にはシリサイドが形成されないように、ESD保護回路の部分に保護マスクを設けなければならない。

2

【0003】以下、添付図面を参照して従来のESD保 10 護回路とその形成方法を説明する。図1は従来のESD 保護回路を示すレイアウト図であり、図2は図1のIIー II線上の構造断面図である。図1及び図2に示すよう に、アクティブ領域とフィールド領域が区画された半導 体基板11のフィールド領域にトレンチ構造の素子隔離 膜12が形成され、アクティブ領域にゲート絶縁膜13 を介してゲート電極14 aが形成される。ゲート電極1 4 a の両側面には絶縁膜側壁 1 6 が形成され、半導体基 板11の表面のゲート電極14aの両側に第1、第2高 濃度n型不純物領域17a、17bが形成される。その 20 基板表面に平坦化層18を形成させ、その平坦化層18 の第1、第2高濃度n型不純物領域17a、17bの簡 所にそれらが露出されるようにコンタクトホール19を 形成させている。コンタクトホール19を介して半導体 基板11の第1、第2高濃度n型不純物領域17a、1 7 bに電気的に連結される金属配線20が形成される。 このESD保護回路では第2高濃度不純物領域17bを 広くし、すなわちゲート電極14aから離れた箇所にま で広がるように形成させ、その周辺部、すなわちゲート 電極から離れた位置に金属配線20を形成させている。 この間を抵抗領域とするためである。ここで、符号10 は、サリサイド工程中にESD保護回路にシリサイド膜 が形成されないようにESD保護回路領域をマスキング しているサリサイドプロテクションマスクである。

【0004】図3a~図3fは図1のII-II線上の従来 のESD保護回路の形成方法を示す工程断面図である。 図3aに示すように、アクティブ領域とフィールド領域 とが区画された半導体基板11のフィールド領域に所定 の深さにトレンチを形成し、半導体基板11の全面に絶 縁膜を形成した後、それをトレンチの内部にのみ残るよ うにエッチバック工程か又はCMP工程でトレンチ構造 の素子隔離膜12を形成する。図3bに示すように、素 子隔離膜12を形成させた半導体基板11の全面にゲー ト絶縁膜13、ゲート電極用ポリシリコン層14を形成 する。次いで、ポリシリコン層14上にフォトレジスト 15を塗布した後、露光及び現像工程でゲート領域にの み残るようにフォトレジスト15をパターニングする。 【0005】図3cに示すように、パターニングされた フォトレジスト15をマスクに用いてポリシリコン層1 4及びゲート絶縁膜13を選択的に除去してゲート電極 50 14 a を形成する。図3 d に示すように、ゲート電極1

4 a を含む半導体基板 1 1 の全面に絶縁膜を形成した 後、エッチバック工程でゲート電極 1 4 a の両側面に絶 縁膜側壁 1 6 を形成する。次いで、ゲート電極 1 4 a 及 び絶縁膜側壁 1 6 をマスクに用いて半導体基板 1 1 の全 面に高濃度 n 型不純物イオンを注入してゲート電極 1 4 a の両側に第 1、第 2 高濃度 n 型不純物領域 1 7 a、 1 7 b を形成する。ここで、図 1 に示すように E S D 保護 回路にのみシリサイド膜が形成されないようにサリサイ ドプロテクションマスク 1 0 を形成し、シリサイド用金 属を蒸着して熱処理工程でシリサイド膜を形成し、その 後マスク 1 0 を除去し、洗浄工程を行う。

【0006】図4 e に示すように、半導体基板11の全面にBPSG又はSOG等の平坦化層18を形成し、フォトリングラフィ及びエッチング工程で第1、第2高濃度 n型不純物領域17a、17bの表面が露出するように平坦化層18を選択的に除去してコンタクトホール19を形成する。図4fに示すように、コンタクトホール19を含む半導体基板11の全面に金属層を蒸着し選択的にパターニングして、コンタクトホール19を介して第1、第2高濃度n型不純物領域17a、17bの表面20に電気的に連結される金属配線20を形成する。

[0007]

【発明が解決しようとする課題】しかし、上記したような従来のESD保護回路及びその形成方法では次のような問題点があった。第1に、ESD保護回路として動作する領域にサリサイドプロテクションマスクを形成しなければならないので、工程ステップが増加し、生産コストが増加する。第2に、サリサイドプロテクションマスク除去工程及び洗浄工程等によるトレンチ物質のオーバーエッチングによって接合漏洩電流が増加し、電気的な特性が劣化する。本発明は上記の問題点を解決するためになされたものであり、その目的とするところは、工程を単純化し、高い動作電圧を有し、信頼性を向上させるようにしたESD保護回路及びその形成方法を提供することにある。

[0008]

【課題を解決するための手段】上記目的を達成するための本発明のESD保護回路は、素子隔離膜で区画されたアクティブ領域の所定の位置にゲート電極を形成させ、その両側に第1及び第2高濃度領域を形成させ、その第2高濃度領域を第1高濃度領域より広くし、第1、第2高濃度領域のゲート電極から離れた位置で金属配線と認識結させた静電放電保護回路において、第2高濃度領域のゲート電極とともににゲート電極の側面に形成させる絶縁物側壁と同じ絶縁物側壁を形成させ、そのダミーゲート電極の配置間隔をダミーゲート電極とその側面に形成させた絶縁物側壁とによって第2高濃度領域のゲート電極と金属配線との間を覆う間隔であることをことを特徴とする。

4

【0009】又、上記目的を達成するための本発明のE SD保護回路の形成方法は、半導体基板のフィールド領 域に素子隔離膜を形成するステップと、半導体基板の全 面にゲート絶縁膜及び導電層を形成するステップと、導 電層及びゲート絶縁膜を選択的に除去してゲート電極を 形成すると同時に、ゲート電極と一定の間隙を保ってゲ ート電極の一方の側に複数のダミーゲート電極を形成す るステップと、ゲート電極とダミーゲート電極の側面に 絶縁膜側壁を形成するステップと、ゲート電極の両側に 第1、第2高濃度不純物領域を形成するステップと、第 1高濃度不純物領域、ゲート電極、及びダミーゲート電 極の表面にシリサイド膜を形成するステップと、第1、 第2高濃度不純物領域に電気的に連結される金属配線を 少なくとも第2高濃度不純物領域ではゲート電極から離 れた箇所に形成するステップとを備え、前記ダミーゲー ト電極はそれ自身とその絶縁膜側壁とで第2高濃度不純 物領域の表面を覆うことができる間隔で配置されること を特徴とする。

[0010]

【発明の実施の形態】以下、添付図面を参照して本発明 実施形態のESD保護回路及びその形成方法を詳細に説 明する。図5は本発明の第1実施形態のESD保護回路 を示すレイアウト図であり、図6は図5のIVーIV線上の ESD保護回路を示す構造断面図である。図5及び図6 に示すように、半導体基板21のフィールド領域にトレ ンチ構造の素子隔離膜22が形成され、アクティブ領域 にゲート絶縁膜23を介してゲート電極24 a が形成さ れている。半導体基板21のゲート電極24 aの両側に 第1、第2高濃度n型不純物領域27a、27bが形成 され、第2高濃度n型不純物領域27b上にダミーゲー ト電極24bが形成されている。第2高濃度不純物領域 27bが広くされるのは従来同様である。ゲート電極2 4 a は図面上上下方向に配置され、ダミーゲート電極 2 4 b はそのゲート電極に直交する方向に並べられてい る。ダミーゲート電極は図示のように幅の狭いものが互 いに平行に一定の間隔で多数並べられている。ゲート電 極24a及びダミーゲート電極24bの両側面には絶縁 膜側壁26が形成される。第1高濃度不純物領域27 a、ゲート電極24a、及びダミーゲート電極24bの 表面にシリサイド膜28が形成される。これらが形成さ れた基板の表面に平坦化層29が形成され、その平坦化 層29の第1、第2高濃度n型不純物領域27a、27 bの箇所に多数のコンタクトホール30が形成されてい る。このコンタクトホール30は第2不純物領域では従 来同様ゲート電極から最も離れた位置に形成されてい る。このコンタクトホール30には、第1、第2高濃度 不純物領域27a、27bと電気的に連結される金属配 線31が形成される。ダミーゲート電極24bの大きさ 並びに間隔は、その側面に絶縁物側壁26を形成させた 50 ときに、第2高濃度不純物領域27bを覆いその表面が

20

露出されない程度に設定する。もちろん、性能に影響しない程度、特に付着したシリサイド物質を洗浄したときにそれらが除去される程度であれば隙間があいても差し支えない。第2高濃度不純物領域27bのダミーゲート電極24bの形成されない表面の一部にもシリサイド膜28が形成される。第1高濃度n型不純物領域27aはソース領域であり、第2高濃度n型不純物領域27bはドレイン領域である。

【0011】図7は本発明の第2実施形態のESD保護 回路を示すレイアウト図であり、図8は図7のV-V線 上のESD保護回路を示す構造断面図である。図7及び 図8に示すように半導体基板21のフィールド領域にト レンチ構造の素子隔離膜22が形成され、アクティブ領 域にゲート絶縁膜23を介してゲート電極24aが形成 されている。半導体基板21のゲート電極24aの両側 に第1、第2高濃度n型不純物領域27a、27bが形 成され、第2高濃度n型不純物領域27b上にダミーゲ ート電極24bが形成されている。ゲート電極24aは 図面上上下方向に配置され、ダミーゲート電極24bは 幅の狭いものがそのゲート電極に平行に多数並べられて いる。ゲート電極24aとダミーゲート電極24bの両 側面に絶縁膜側壁26が形成され、第1高濃度n型不純 物領域27a、ゲート電極24a、及びダミーゲート電 極24bの表面にサリサイド膜28が形成され、第1、 第2高濃度n型不純物領域27a、27bの表面の一定 の部分が露出されるようにコンタクトホール30を形成 させた平坦化層29が形成される。コンタクトホール3 0には第1、第2高濃度n型不純物領域27a、27b と電気的に連結される金属配線31が形成されている。 第2高濃度 n型不純物領域 27 bのダミーゲート電極 2 4 b が形成されない表面の一部にもサリサイド膜28が 形成されている。第1高濃度n型不純物領域27aはソ ース領域であり、第2高濃度n型不純物領域27bはド レイン領域である。第2高濃度n型不純物領域27b は、ESD特性のために他領域よりも大きく形成され る。要するにこの第2実施形態は第1実施形態と比べて ダミーゲート電極の形成方向を90°変えただけであ る。その間隔、大きさは前述の通りである。

【0012】図9は本発明の第3実施形態のESD保護回路を示すレイアウト図であり、図10は図9のVI-VI線上のESD保護回路を示す構造断面図である。図9及び図10に示すように、半導体基板21のフィールド領域にトレンチ構造の素子隔離膜22が形成され、アクティブ領域にゲート絶縁膜23を介してゲート電極24aが形成されている。半導体基板21のゲート電極24aの両側に第1、第2高濃度n型不純物領域27a、27bが形成されている。第2高濃度n型不純物領域27b上にダミーゲート電極24bが形成されるが、この実施形態のダミーゲート電極24bが形成されるが、この実施れ、それが縦横一定間隔でゲート電極24aに並ぶよう

6

に配置されている。すなわち、ダミー電極24bは第2 高濃度n型領域27bの上にマトリックス状に配置され ている。ゲート電極24a及びダミーゲート電極24b の両側面に絶縁膜側壁26が形成され、第1高濃度n型 不純物領域 2 7 a 、ゲート電極 2 4 a 、及びダミーゲー ト電極24 bの表面にシリサイド膜28が形成され、第 1、第2高濃度n型不純物領域27a、27bの表面の 一定の部分が露出されるコンタクトホール30を備えた 平坦化層29が形成されている。そのコンタクトホール 30には第1、第2高濃度n型不純物領域27a、27 bに電気的に連結される金属配線31が形成される。第 2高濃度n型不純物領域27bのダミーゲート電極24 bの形成されない表面の一部にもサリサイド膜28が形 成される。第1高濃度n型不純物領域27aはソース領 域であり、第2高濃度 n 型不純物領域 2 7 b はドレイン 領域である。第2高濃度n型不純物領域27bは、ES D特性のために他領域よりも大きく形成される。

【0013】図11、図12は図7のV-V線上のES D保護回路の形成方法を示す工程断面図である。図11 aに示すように、半導体基板21のフィールド領域にト レンチを形成してその表面に絶縁膜を形成した後、エッ チバック工程を行うことにより、トレンチの内部にトレ ンチ構造の素子隔離膜22を形成する。図11bに示す ように、素子隔離膜22を形成させた半導体基板21の 全面にゲート絶縁膜23、ゲート電極用導電層24を形 成する。この導電層24はポリシリコン層で形成する。 導電層24上にフォトレジスト25を塗布した後、露光 及び現像工程でフォトレジスト25をパターニングし て、ゲート電極用に幅の広い帯状のものと、それから一 定の間隔でダミーゲート電極用の幅の狭い帯状のものが 平行に配置されるように形成する。このダミーゲート電 極用のパターンを変えることによって前記したそれぞれ の実施形態の構造を得ることができるのは理解できるで あろう。

【0014】図11cに示すように、パターニングされ たフォトレジスト25をマスクに用いて導電層24及び ゲート絶縁膜23を選択的に除去してゲート電極24 a を形成し、同時にダミーゲート電極24 bを形成する。 【0015】フォトレジスト25を除去し、図11dに 40 示すように、ゲート電極24aとダミーゲート電極24 bを形成させた半導体基板21の全面に絶縁膜を形成し た後、エッチバック工程を施してゲート電極24a及び ダミーゲート電極24bの両側面に絶縁膜側壁26を形 成する。この側壁26が形成されることによって後述の 第2高濃度不純物領域27bのゲート電極26と金属配 線との間がほぼ覆われるようにする。次いで、絶縁膜側 壁26及びゲート電極24a及びダミーゲート電極24 bをマスクに用いて半導体基板21の全面にソース/ド レイン用の高濃度n型不純物イオン (ESDイオン)を 注入して、ゲート電極24a及びダミーゲート電極24

りの両側に第1、第2高濃度n型不純物領域27a、27bを形成する。この不純物イオンの注入は側壁26を介して行われる。第2高濃度n型不純物領域27bは、前述のように広い領域を占めるように形成する。また、ダミーゲート電極24bを第2高濃度n型不純物領域27bの電流の流れを円滑にするように最小の線幅を持って形成して、第2高濃度n型不純物領域27bが互いに連結されるようにする。

【0016】図12eに示すように、不純物領域を形成 させた半導体基板21の全面にシリサイド膜を形成する ための物質を蒸着し、熱処理工程を施してシリサイド膜 を形成する。その際、ESD保護回路にも蒸着されるの で、第1高濃度n型不純物領域27a、ゲート電極24 a、及びダミーゲート電極24bの表面にもシリサイド 膜28が形成される。絶縁膜側壁26では半導体基板2 1のシリコンSiとシリサイド物質との反応が起こらな い。以後の洗浄工程で未反応のシリサイド物質が除去さ れる。ダミーゲート電極24bの表面にシリサイドが形 成されているが、基板との間にダミーゲート電極24b が存在するので、動作に影響しない。一方、ダミーゲー 20 ト電極24 bが形成されなかった露出された第2高濃度 n型不純物領域27bの表面の一部にもサリサイド膜2 8が形成されるが、金属配線の外側になるので動作に支 隨がない。

【0017】図12fに示すように、半導体基板21の全面にBPSG或いはSOGなどを堆積して平坦化層28を形成し、フォトリソグラフィ及びエッチング工程で第1、第2高濃度不純物領域27a、27bの表面の一定の部分が露出されるように平坦化層29とサリサイド膜28を選択的に除去してコンタクトホール30を形成30する。第2高濃度領域27bではゲート電極から離れた位置であるのはいうまでもない。図12gに示すように、コンタクトホール30が形成された平坦化層28の上に金属層を蒸着した後、選択的に除去してコンタクトホール30を介して半導体基板21と連結される金属配線31を形成する。

[0018]

【発明の効果】以上説明したように、本発明によるES 27 D保護回路は、第2高濃度領域の上にゲート電極と一緒 27 にダミーゲート電極が形成され、その側面にも側壁が形 40 28 成され、それらで第2高濃度領域が覆われているので、 29 シリサイド物質をその上に載せて熱処理しても、その領 域にシリサイドが形成されることないので、サリサイド 31 工程でマスクを使用しなくてもよい。また、本発明方法

においては、第2高濃度不純物領域にシリサイドを形成 させないようするためにゲート電極及びその側壁形成と 全く一緒にダミーゲート電極とその側壁を形成させてい るので、製造法として特に新たなステップを設ける必要 がなく、簡単に製造することができる。

【図面の簡単な説明】

【図1】 従来のESD保護回路のレイアウト図。

【図2】 図1のII-II線上の従来のESD保護回路を示す構造断面図。

10 【図3】 図1のII-II線上の従来のESD保護回路の 形成方法を示す工程断面図。

【図4】 図1のII-II線上の従来のESD保護回路の 形成方法を示す工程断面図。

【図5】 本発明の第1実施形態のESD保護回路を示すレイアウト図。

【図6】 図5のIV-IV線上の本発明のESD保護回路 を示す構造断面図。

【図7】 本発明の第2実施形態のESD保護回路を示すレイアウト図。

20 【図8】 図7のV-V線上の本発明のESD保護回路 を示す機治断面図。

【図9】 本発明の第3実施形態のESD保護回路を示すレイアウト図。

【図10】 図9のVI-VI線上の本発明のESD保護回路を示す構造断面図。

【図11】 図7のV-V線上の本発明のESD保護回路の形成方法を示す工程断面図。

【図12】 図7のV-V線上の本発明のESD保護回路の形成方法を示す工程断面図。

30 【符号の説明】

21 半導体基板

22 素子隔離膜

23 ゲート絶縁膜

. 24a ゲート電極

24b ダミーゲート電極

25 フォトレジスト

26 絶縁膜側壁

27a 第1高濃度n型不純物領域


27b 第2高濃度n型不純物領域


40 28 サリサイド膜


29 平坦化層


30 コンタクトホール


31 金属配線











フロントページの続き

(72)発明者 ゼ・ギョン・アン

大韓民国・チュンチョンブクード・チョン ズーシ・フンドクーク・カギョンードン・ 1189・ヒョンソク 1 チャ アパートメ ント 101-601

(72) 発明者 ミョン・グ・リ

大韓民国・チュンチョンブクード・チョン ズーシ・フンドクーク・ヒャンソンード ン・(番地なし)・1 エルジイ パンド チャイ キスクサ ビイ918